標(biāo)題：Stratix III 器件系列——功耗最低的高性能65-nm FPGA
Altera最新的Stratix? III 器件系列，是世界上結(jié)合了最佳性能、最大密度和最低功耗的65-nm器件。Stratix III FPGA為下一代基站、網(wǎng)絡(luò)基礎(chǔ)設(shè)施和高級(jí)成像設(shè)備提供了高性能和高度集成功能。甚至，事實(shí)上Stratix III FPGA的性能，利用和編譯優(yōu)點(diǎn)Stratix III FPGA隨著設(shè)計(jì)容量的提高更加明顯。
和Altera在一起，您可以在任何時(shí)候得到任何您希望得到的器件，獲得最合適的器件特性，還有幫助您充滿信心進(jìn)行下一代系統(tǒng)設(shè)計(jì)的合作和支持。
圖1. Stratix III FPGA構(gòu)建在Stratix II體系結(jié)構(gòu)之上
低功耗高端65-nm FPGA
為方便Stratix III FPGA系列設(shè)計(jì)，Altera產(chǎn)品規(guī)劃從Stratix II FPGA體系結(jié)構(gòu)開(kāi)始。然后，和我們50多個(gè)重要客戶的頂級(jí)技術(shù)專家進(jìn)行協(xié)作，定義、設(shè)計(jì)并開(kāi)發(fā)了下一代系統(tǒng)最高級(jí)的FPGA體系結(jié)構(gòu)。
因此，Stratix III 器件不但性能最好，而且具有最低的靜態(tài)和動(dòng)態(tài)功耗——比前代FPGA低50％，在這方面的特性包括：
- 可編程功耗技術(shù)
- 可選內(nèi)核電壓(0.9V或者1.1V)
- 工藝和電路技術(shù)
- Quartus? II PowerPlay功耗分析和優(yōu)化工具
Stratix III器件經(jīng)過(guò)設(shè)計(jì)，支持高速內(nèi)核以及高速I(mǎi)/O，并且具有業(yè)界最佳的信號(hào)完整性。例如，它是唯一能夠?qū)崿F(xiàn)400MHz DDR3的FPGA。這種性能的提高源于：
- 增強(qiáng)DSP模塊，方便實(shí)現(xiàn)了信號(hào)處理算法。
- 經(jīng)過(guò)優(yōu)化的內(nèi)部存儲(chǔ)器，改進(jìn)了信號(hào)完整性存儲(chǔ)器接口。
- 高性能外部存儲(chǔ)器接口
- 改進(jìn)了布線體系結(jié)構(gòu)
- 靈活的I/O支持最新的外部存儲(chǔ)器標(biāo)準(zhǔn)
選擇最好的性價(jià)比
為了給您的設(shè)計(jì)應(yīng)用提供最好的性價(jià)比解決方案，Altera Stratix III FPGA提供三種型號(hào)，分別針對(duì)邏輯、DSP和存儲(chǔ)器以及收發(fā)器進(jìn)行了優(yōu)化。
- Stratix III L 器件主要針對(duì)邏輯較多的應(yīng)用
- Stratix III E 器件主要針對(duì) DSP 和存儲(chǔ)器較多的應(yīng)用
HardCopy? ASIC提供了從Stratix III高密度邏輯至低成本、高性能大批量產(chǎn)品的無(wú)風(fēng)險(xiǎn)移植途徑。
高級(jí)工藝技術(shù)
Altera與其長(zhǎng)期的生產(chǎn)合作伙伴臺(tái)灣半導(dǎo)體制造公司(TSMC)自2003年便開(kāi)始開(kāi)發(fā)65nm工藝技術(shù)。Altera在過(guò)去3年中開(kāi)發(fā)了多款測(cè)試芯片，作為嚴(yán)格的設(shè)計(jì)過(guò)程的一部分，確保Stratix III FPGA在最新的65nm技術(shù)上能夠大批量按計(jì)劃成功交付。
超越性能，迅速完成設(shè)計(jì)
Altera的Quartus II 軟件是您所需要的開(kāi)發(fā)和效能工具，幫助您更快的完成開(kāi)發(fā)，確保性能、功耗和信號(hào)完整性達(dá)到甚至超越您的設(shè)計(jì)要求。
- TimeQuest時(shí)序分析器支持業(yè)界標(biāo)準(zhǔn)的Synopsys設(shè)計(jì)約束(SDC)時(shí)序分析方法，迅速達(dá)到時(shí)序逼近。
- 漸進(jìn)式編譯支持基于團(tuán)隊(duì)的設(shè)計(jì)，在保持性能不變的同時(shí)，為設(shè)計(jì)迭代提供更快的編譯。
- PowerPlay功耗分析和優(yōu)化技術(shù)進(jìn)行自動(dòng)功耗優(yōu)化，從設(shè)計(jì)規(guī)劃到實(shí)施階段管理功耗。
- 四級(jí)信號(hào)完整性分析
- ASIC協(xié)同設(shè)計(jì)支持Stratix III FPGA和HardCopyASIC的無(wú)縫移植